Propagation Delay Time при 5 В отнюдь не 50 нС.
Михаил, давай определимся, что в данном случае считать истинным: данные натурного эксперимента, или цифры даташита. Данные эксперимента имеют связь с конкретной микросхемой непосредственную, в отличие от даташита. Он ведь, строго говоря, не для этой микросхемы был составлен.
Если в натуре микросхема сгенерировала 3 МГц, значит сумма задержек в данной микросхеме 300 нс. Задержки на входных емкостях не в счет, они может добавят к общему времени пару процентов.
Всего задержек шесть, так что по 50 нс на каждую.
ТС ведь хотел
приблизить его к результатам лаборатории
- ну вот способ приближения.
Ну это как говорится и козе ферштейн.
Был бы совсем ферштейн - ты бы уже ввел эти задержки из даташита и сейчас ломал бы голову, почему частота в симуляторе в два раза ниже лабораторной.
